MUX1 Verilog 설계에서 중요한 존재들 - 조합 논리 회로(Combinational logic circuits) 조합 논리 회로(Combinational logic circuits) 출력이 단지 현재의 입력 값에 의해서만 결정된다. 이 말의 내포는 과거의 입력 값에도 결정되는 회로가 따로 있다는 것을 알 수 있다. 이 부분은 다음 포스팅에서 다루도록 하겠다. 어찌보면 단순.조합. 논리 회로이다. "No clock" 종류는 크게 5가지로 나누었다. Adder, Comparator, Decoder, Encoder, MUX&DEMUX 그럼 순서대로 하나씩 알아보도록 하자. 1. 가산기 (Adder) - 목적: 입력 인자를 더해서 출력한다. - 주의점: 덧셈 결과 M bit 안에 표현하지 못하면 'Overflow bit'가 발생한다. 그래서 이를 방지하기 위한 설계를 고려해야 한다. 그걸 Full Adder라고 하며 Ca.. 2021. 5. 8. 이전 1 다음
