전체 글102 [반도체 공급 대란] 설비 투자 규모 및 관련 업체 반도체 공급 대란, 왜 안 풀리나? 수요면에서 중국의 사재기와 자동차 업계의 수요 폭증을 지적했으며 공급 부분에서는 업계의 생산 관행과 소극적인 투자를 문제점으로 꼽았다. ■中의 사재기와 자동차 우선 수요 부분에서 가장 눈에 띄는 문제는 중국 업체들의 반도체 사재기다. 중국과 무역전쟁을 벌였던 미국은 지난 2019년 5월부터 본격적으로 화웨이 등 중국 IT 기업에 수출 제재를 가했다. 미 상무부는 지난해 12월 중국 대표 반도체 위탁생산(파운드리) 기업인 SMIC 등을 제제 명단에 추가하면서 미국의 반도체 기술 및 소재 공급을 끊었다. “현재 중국 기업들이 1~6개월치 반도체를 사모으고 있으며 시장이 혼란스러워졌다”고 말했다. 중국 해관총서(세관)에 따르면 지난해 중국의 반도체 수입량은 전년보다 15% .. 2021. 4. 22. [이미지 센서] 삼성전자 CMOS 이미지 센서(CIS) 삼성전자 모바일 시장의 CMOS 이미지 센서(CIS) 기술에 대해 알아보자. ISOCELL ISOCELL, 아이오셀 이라 불리는 이 용어는 Pixel type의 하나 이다. 이외에 BSI, FSI 등이 있는 것이고 ISOCELL은 기본 BSI 타입에 단점을 개선한 새로운 삼성 전자만의 기술이 접목된 타입이다. 격리하다'라는 뜻의 'isolate'와 ‘세포’라는 뜻의 'cell'이 합쳐진 어원처럼 픽셀(pixel)의 각 테두리에 물리적인 벽을 형성해 픽셀 간 간섭 현상을 줄였는데요. 이를 통해 어두운 공간에서도 보다 깨끗하고 선명한 이미지를 얻을 수 있습니다. 한마디로 crosstalk을 줄였다. BSI 타입을 사용했으며, BSI의 단점인 이웃간 픽셀의 색상 혼합을 픽셀 간 장벽을 만들어 해결했다. 하지만.. 2021. 4. 17. [종합 분석] 반도체 시장 - 메모리 & 시스템(비메모리) Global Semiconductor Market Revenue, 2016 - 2022 먼저 반도체 시장 규모를 살펴보면 2016년 부터 2020년 까지 44%가 성장했다. 그리고 2022년까지 14%가 증가한 5700억 달러(약 600조)를 전망하고 있다. IT, 자동차, 바이오, 헬스케어 등과 비교해서 어마어마한 시장 규모이다. 출처: www.t4.ai/industry/semiconductor-market-share Global Semiconductor Market Share by Vendor, 2019 그럼 반도체 시장은 어떤 Vendor들이 어떻게 파이를 먹고 있는 지 살펴보자. Intel >> 삼성 전자 >>>> SK 하이닉스 > Micron > Broadcom > Qualcomm 순이다. 그리.. 2021. 4. 17. Image Stabilization, 손떨림방지의 방식들 전자식 손떨림 방식 (EIS - Electronic Image Stabilization) 전자식 손떨림 보정 기능으로, 소프트웨어로 흔들림을 보정하여 선명하게 가공하는 기능이다. 물리적인 방식이 아니기에 원가나 구현 난이도 측면에서 낮은 편이나 빛이 부족한 어두운 곳에서는 잔상이 심하게 발생하는 단점이 있다. 이 기술을 사용한 대표적인 카메라로는 고프로 6이 있다. 광학식 손떨림 방식 (OIS - Optical Image Stabilization) 렌즈를 설계하면서 특정 광학군이 보정 광학군의 역할을 하도록 설계하여, 그 광학군을 이동시켜 흔들림을 보정한다. 렌즈 안에 작은 모터가 있어서 자이로 센서의 반대 방향으로 렌즈를 살짝 움직인다. 아주 작은 각이지만 렌즈로 볼 때는 큰 각 변화가 있다. 따라서 .. 2021. 4. 15. [기초 개념] Verilog 문법 한눈에 보기 Verilog 문법 1) The module keyword - 보통 파일 1개에 module 1개만 (module – endmodule은 한 세트) 2) 규칙 - Always 함수 안에는 wire 타입에 값을 넣을 수 없음 (보통 clk이 변경되었을 때 always 함수 안을 수행하므로 같은 clk base인 reg를 사용해서 문제 발생 안함) - Assign은 특정 파라미터에 값을 지정해줄 때 쓰는데 이는 wire 타입만 가능함 (reg 타입 불가) 3) 보통 코드 구성 방식 - Module문 시작 - Input, output 파라미터 선언 - Always 함수 생성 - 그 안에 if, for, while, case, repeat 등 사용 ※Verilog 코드 예시 module reg_adder ( i.. 2021. 4. 12. Vivado로 FPGA 설계 예시 - Frame grabber 실습 예시 1) 실습 도구 Euresys CXP2.0 B’D (PC3603) FPGA Chip Xilinx Kintex Ultrascale XCKU035 (91% DSP, 82% FF, 74% LUT and 56% BRAM resources) (2GB capacity, 12GB/s bandwidth, shared on-board DRAM memory) 2) 구현 기능 Pixel Threshold 3) 메인 파일 정보 CustomLogicPkt.vhdp (VHDL 사용) Size: 2,761 KB 기본 실습 보드와는 차원이 다른 개수다. (실습 보드는 10개 내외) 카메라 FPGA 칩과 비교해도 고해상도 & CXP 조합에서 볼 수 있는 정도의 개수다. 4) Source - CustomLogicTop: FP.. 2021. 4. 11. Vivado 프로그램 이란? Vivado 프로그램이란? FPGA의 IDE로써 Verilog 혹은 VHDL 언어로 작성한 코드를 시뮬레이터, 합성, 파일 추출까지 할 수 있다. FPGA 칩은 크게 Xilinx와 Intel(Altera 인수)가 있으며 Vivado는 Xilinx사의 칩을 사용할 때만 이용 가능하다. Flow Navigator 정리 위에서부터 아래로 순서대로 실행하면 내가 작성한 코드를 bitstream으로 만들 수 있다. 1) Project Manager 프로젝트 관련 설정 및 소스 코드 관리, Xilinx IP 관리 등을 할 수 있다. 간단히 프로젝트 관련 설정 내용이 다 모여 있다고 보면 된다. 2) IP Integrator IP를 가져다 블록 다이어그램을 서로 연결하는 방식으로 전체 디자인을 구성하고 싶을 때 사용.. 2021. 4. 11. FPGA 란? (구조, 요소들의 기능) FPGA 란? FPGA 구동 설계를 하기 위한 아래 3가지 요소가 있고 Block RAM(일명 BRAM)으로 일컸는 메모리가 있다. 1) Logic Blocks (or CLB) - Flip-flops - LUTs - Multiplexer 2) Programmable interconnect (배선) - 코딩으로 자유롭게 수정/설정 가능 3) I/O Blocks - Physical 방식: ex. 전압 강하, 임피던스 매칭.. - Logical 방식 4) Block RAM 5) CMT (Clock Management Tile) - IP Catalog의 clock wizard를 통해 생성함 - MMCM: Mixed-Mode Clock Manager - PLL: Phase Locked Loop https://ww.. 2021. 4. 11. 이전 1 ··· 7 8 9 10 11 12 13 다음
